같은 DUT를 LogMag, phase, Smith와 time domain으로 보면 무엇이 달라질까?

S-parameter 네 개의 질문

네 view가 답하는 질문

• LogMag: 얼마나 반사·전달되는가?
• Phase: reference plane 대비 얼마만큼 위상이 회전했는가?
• Smith: Γ가 50 Ω 기준 어떤 R+jX에 해당하는가?
• Group delay/time domain: phase slope와 frequency response가 어느 delay/distance 구조를 암시하는가?

Marker를 한 view에서 움직였을 때 같은 frequency의 다른 view marker도 함께 읽어야 한다. 가장 깊은 notch의 phase가 noise-dominated라면 group delay spike도 DUT 물리로 단정하지 않는다.

Return loss, S11 dB와 VSWR 부호를 먼저 고정한다

20 log10|S11|은 보통 음수다. Return loss는 −20 log10|S11|로 양수 표시한다. 따라서 S11 = −20 dB와 return loss = 20 dB는 같은 match를 말하지만 부호 convention이 다르다.

Passive insertion loss와 active gain을 섞지 않는다

• Passive DUT에서 S21 = −1.2 dB이면 insertion loss를 보통 1.2 dB라 말한다.
• Active PA에서 S21 = +24 dB이면 forward small-signal gain이다.
• Active gain의 음수값을 뒤집어 “negative insertion loss”로 표준 label처럼 쓰지 않는다.
• S21은 matched test-port small-signal ratio이고, actual source/load mismatch까지 포함한 transducer gain과 같지 않을 수 있다.

Phase와 delay를 보기 전 reference plane을 확인한다

Cable 20 cm를 추가하면 magnitude가 조금 줄고 phase slope가 크게 변할 수 있다. DUT delay를 보려면 calibration plane 또는 verified de-embedding이 DUT connector까지 와 있어야 한다.

Fixture를 제거하는 네 방법

1. Port extension

Known uniform line의 electrical delay와 필요 시 loss를 보상해 phase plane을 이동한다. Fixture mismatch·mode conversion·cross-coupling을 완전히 제거하지 않는다.

2. Known S2P de-embedding

Fixture A와 B의 measured/modelled S-parameter를 DUT 양쪽 network로 cascade한 뒤 inverse network 연산으로 제거한다.

Measured = Fixture_A ⊗ DUT ⊗ Fixture_B

DUT_estimate = Fixture_A⁻¹ ⊗ Measured ⊗ Fixture_B⁻¹

3. AFR, Automatic Fixture Removal

Fixture coupon/structure의 측정에서 fixture model을 추출하는 workflow다. E5080B에서는 S96007B application option이 관련될 수 있다. Fixture 대칭성, coupon 구조와 extraction bandwidth를 검증한다.

4. TRL/LRM calibration

Fixture 환경에 적합한 Through/Reflect/Line 표준으로 calibration plane을 DUT launch까지 옮기는 방법이다. Line length가 주파수 범위에서 적절한 phase separation을 제공해야 한다.

Fixture Simulator 명령 family를 섞지 않는다

E5080B의 새 fixture simulator generator는 draft를 만들고 element를 오른쪽에서 왼쪽으로 add/apply한 뒤 state를 켜는 흐름을 가진다. Legacy command family와 new generator command를 한 sequence에서 섞지 않는다. 사용 firmware에서 각 command family의 support를 확인한다.

구현 절차는 다음처럼 기록한다.

1. Raw calibrated S-parameter를 저장한다.
2. Fixture file의 port order, Z0, frequency range와 reference plane을 확인한다.
3. Draft/current fixture state를 명시적으로 초기화한다.
4. DUT 기준으로 물리적 cascade 순서와 tool의 construction 방향을 확인한다.
5. Fixture A/B를 add/apply하고 state를 query-back한다.
6. De-embedded data를 다른 format이 아닌 별도 trace/data artifact로 저장한다.
7. Passivity, causality, reciprocity와 known coupon을 검증한다.

Time gating도 de-embedding과 같지 않다

Time gate는 frequency response를 transform한 뒤 특정 delay 영역을 window로 억제하고 다시 변환한다. Unwanted reflection을 분리하는 데 유용하지만 gate ripple, lost energy와 frequency-domain convolution이 생긴다. Complex fixture network를 물리적으로 역연산한 것과 동일하지 않다.

Γ=(Z−Z₀)/(Z+Z₀),   Z=Z₀(1+Γ)/(1−Γ)

RL=−20log₁₀|Γ|,   VSWR=(1+|Γ|)/(1−|Γ|)

τg=−dφ/dω=−(1/2π)·dφ/df

Nominal resolution ∝ 1/span,   unambiguous time ∝ 1/Δf

Fixture model 검증 질문

• S2P frequency grid가 measurement range를 덮는가?
• Port numbering과 orientation을 뒤집지 않았는가?
• Reference impedance와 mixed-mode convention이 맞는가?
• Model이 passive/causal/reciprocal이어야 하는 DUT에서 그 조건을 만족하는가?
• De-embedded DUT가 물리적으로 불가능한 gain·negative loss를 보이지 않는가?
• Fixture removal 전후 uncertainty와 raw data를 보존했는가?

Cause/Effect를 자기 말로 닫기

“Marker frequency를 바꾸자 같은 complex S11 point가 Smith chart에서 이동했고, 그 Γ를 50 Ω 기준 impedance와 return loss로 동시에 계산했다. Fixture model을 적용하자 S21 loss가 DUT plane으로 이동했지만, model error와 inverse noise amplification은 남으므로 raw trace와 verification coupon을 함께 확인했다.”