PA·Load/Source-pull100분교육 모델

Load-pull contour의 가장 좋은 점은 왜 하나가 아닐까?

PA의 compression, AM-AM/AM-PM, PAE·EVM·ACLR trade-off와 source/load impedance sweep을 Smith Chart 위의 실제 power flow로 해석한다.

50 Ω에서 PA를 한 번 재고 “출력 40 dBm, PAE 46%”라고 말하면 그 PA의 한 점만 본 것이다. 실제 antenna, filter, switch가 만드는 load impedance가 달라지면 transistor의 voltage/current swing, compression, harmonic waveform과 열이 함께 바뀐다. Load-pull은 이 변화를 Smith Chart의 여러 ΓL에서 반복 측정해 성능 지형도로 만든다.

1

직관 · 무엇이 보이나?

왜 최대 Pout, 최대 PAE, 최소 EVM의 위치가 다를까?

PA는 큰 신호에서 선형 2-port가 아니다

작은 신호 영역에서는 output이 input에 비례하고 gain이 거의 일정하다. drive를 높이면 device의 voltage/current 한계와 bias가 waveform을 눌러 gain compression이 시작된다.

  • AM-AM: input magnitude가 커질 때 output magnitude가 얼마나 따라오는가
  • AM-PM: input magnitude가 커질 때 output phase가 얼마나 회전하는가
  • Compression: small-signal 직선 extrapolation보다 actual output이 낮아지는 양
  • Memory effect: 같은 순간 amplitude라도 이전 symbol, bias network, thermal state에 따라 output이 달라지는 현상

OFDM은 peak가 평균보다 훨씬 클 수 있어 average power가 같아도 CW와 compression 양상이 다르다. PA가 peak를 누르면 constellation의 바깥 symbol이 안쪽으로 당겨지고 phase도 amplitude-dependent하게 돌아 EVM과 ACLR이 나빠진다.

Smith Chart의 contour는 등고선이다

각 ΓL 점에서 Pout을 측정해 같은 값끼리 연결하면 output-power contour가 된다. PAE, gain, EVM, ACLR도 각각 별도 지형도를 만든다.

  • 최대 Pout은 큰 voltage/current swing이 가능한 load 쪽에 있을 수 있다.
  • 최대 PAE는 DC power 대비 RF 증가가 가장 효율적인 다른 load에 있을 수 있다.
  • 최소 EVM/ACLR은 compression과 waveform distortion이 더 작은, 다소 back-off된 load에 있을 수 있다.
  • gain flatness나 ruggedness까지 포함하면 선택점은 다시 달라진다.

따라서 “optimum load”는 metric, frequency, bias, drive, waveform, harmonic termination을 붙이지 않으면 불완전한 말이다.

Source / Load Pull Lab

최대 Pout 점이 왜 최소 EVM·최대 PAE 점과 같지 않을까?

작은 신호 S-parameter의 conjugate match와 큰 신호 PA의 성능 contour를 분리해 보여주는 합성 검증 모델입니다.

교육용 계산 모델 · 실제 장비 정확도나 compliance 판정을 대신하지 않습니다.

초기 영향 경로 · Source → DUT → Acquisition → DSP / Math → Display

  1. Source파형·전력·할당초기 상태에서 관찰하는 stage
  2. DUT전달·반사·비선형초기 상태에서 관찰하는 stage
  3. Acquisitionmixer·IF·ADC초기 상태에서 관찰하는 stage
  4. DSP / MathRBW·FFT·복소수초기 상태에서 관찰하는 stage
  5. Displaytrace·marker·grid초기 상태에서 관찰하는 stage

먼저 결과를 예측해보세요

PAE maximum marker에서 Γ phase만 움직이면 VSWR가 같을 때 Pout·PAE도 유지될까요?

Selected Pout29.40 dBm
Selected PAE42.3%
Synthetic EVM6.64%
Synthetic ACLR-47.9 dBc
S-parameter stabilitystable termination

Load-pull PAE contour

teal dashed marker는 PAE optimum, oxide marker는 현재 선택 Γ입니다. 원·사각형·마름모가 불리·중간·유리한 세 수치 영역을 색과 별개로 표시합니다.

PAE synthetic pull surfaceSynthetic load-pull PAE values over a Smith disk, with selected and metric-optimum reflection coefficients. 불리한 영역은 ≈ 15 %, ring 표식과 1 2 dash. 중간 영역은 ≈ 26 %, square 표식과 4 2 dash. 유리한 영역은 ≈ 37 %, diamond 표식과 실선 선택점과 metric optimum은 별도 marker로 표시한다.PAE optimumselected Γlow 8.2 %high 43.8 %
그래프 값을 표로 보기
Contour readingValue / encoding
Γ0.420 − j0.240
Z97.2 − j60.9 Ω
Selected PAE42.28 %
불리한 영역≈ 15 % · ring · dash 1 2
중간 영역≈ 26 % · square · dash 4 2
유리한 영역≈ 37 % · diamond · solid
Pavs / Paccepted4.00 / 4.00 dBm

AM-AM compression

S-parameter의 작은 신호 gain은 drive가 커지면 그대로 유지되지 않습니다.

PA transfer curveEducational Rapp output compared with small-signal extrapolation.ideal small-signalRapp AM-AMPin 4.0
그래프 값을 표로 보기
Pin4.00 dBm
Ideal Pout30.00 dBm
Actual Pout29.41 dBm
Compression0.588 dB
AM-PM-4.64°

AM-PM phase transfer

같은 drive sweep에서 amplitude compression과 함께 증가하는 memoryless phase rotation을 직접 비교합니다.

PA AM-PM curveEducational saturating phase shift versus PA input drive.AM-PM phasePin 4.0
그래프 값을 표로 보기
Pin4.00 dBm
AM-PM-4.642°
Model limitmemoryless saturating phase law · measured PA 아님

16QAM compression 전후

Square는 ideal linear output, circle은 같은 sample에 Rapp AM-AM/AM-PM을 적용한 결과입니다. M1 error vector는 amplitude와 phase가 함께 바뀜을 보여줍니다.

16QAM PA compression 전후 constellationPA drive 4.0 dBm에서 saturation amplitude로 정규화한 ideal 16QAM square marker와 memoryless AM-AM/AM-PM 변환 뒤의 circle marker를 비교합니다.M1 ideal · squareM1 □PA output · circlePA ○
그래프 값을 표로 보기
SymbolIdeal I+jQ / AsatPA output I+jQ / AsatComp. / AM-PM
I-3 Q-3-0.846 − j0.846-0.761 − j0.5721.979 dB / -8.058°
I-1 Q-3-0.282 − j0.846-0.326 − j0.7660.588 dB / -4.642°
I+1 Q-30.282 − j0.8460.199 − j0.8090.588 dB / -4.642°
I+3 Q-30.846 − j0.8460.572 − j0.7611.979 dB / -8.058°
I-3 Q-1-0.846 − j0.282-0.809 − j0.1990.588 dB / -4.642°
I-1 Q-1-0.282 − j0.282-0.283 − j0.2800.006 dB / -0.295°
I+1 Q-10.282 − j0.2820.280 − j0.2830.006 dB / -0.295°
I+3 Q-10.846 − j0.2820.766 − j0.3260.588 dB / -4.642°
I-3 Q+1-0.846 + j0.282-0.766 + j0.3260.588 dB / -4.642°
I-1 Q+1-0.282 + j0.282-0.280 + j0.2830.006 dB / -0.295°
I+1 Q+10.282 + j0.2820.283 + j0.2800.006 dB / -0.295°
I+3 Q+10.846 + j0.2820.809 + j0.1990.588 dB / -4.642°
I-3 Q+3-0.846 + j0.846-0.572 + j0.7611.979 dB / -8.058°
I-1 Q+3-0.282 + j0.846-0.199 + j0.8090.588 dB / -4.642°
I+1 Q+30.282 + j0.8460.326 + j0.7660.588 dB / -4.642°
I+3 Q+30.846 + j0.8460.761 + j0.5721.979 dB / -8.058°

한 marker에서 닫히는 power·linearity 관계

source-pull에서는 고정한 power 정의에 따라 gain 분모와 accepted drive가 달라집니다.

PoutGain compressionAM-PMPAEEVMACLR
그래프 값을 표로 보기
MetricSelectedMeaning
Gain25.40 dBPout/Paccepted operating-style
PAE42.28%Independent synthetic efficiency contour
EVM6.64%Lower is better; own Γ optimum
ACLR-47.90 dBcMore negative is better; own Γ optimum

지금 보이는 변화의 원인

같은 계산 state
변경
ΓL = 0.46 ∠ -30° · DUT accepted Pin 고정
직접 효과
output voltage/current termination 변화 · accepted Pin 4.00 dBm 고정
화면 결과
Pout 29.40 dBm · PAE 42.3% · EVM 6.64% · ACLR -47.9 dBc
비용·한계
small-signal S-parameter 안정 영역 · K 0.54, μ 0.64인 조건부 안정 PA 시나리오를 mask로 사용하며 large-signal 안정도는 별도 확인

원인을 자기 말로 닫아보세요

바꾼 물리량 → 영향을 받은 stage → 화면에서 바뀐 부분 → 비용·한계 순서로 설명합니다.

먼저 예측을 맞게 고정하세요.

측정 주의 · 이 contour는 특정 transistor의 실측 데이터가 아닙니다. 실제 load-pull은 tuner/coupler/fixture loss, DUT plane calibration, thermal drift와 stability를 포함해야 합니다.

S22*에 conjugate match하면 끝이라는 오해

small-signal S22는 특정 bias, frequency, 작은 excitation, 다른 port match 조건에서 잰 선형 반사다. 큰 신호 PA에서는 device waveform과 effective output impedance가 drive level에 따라 달라진다. 최대 power load는 small-signal conj(S22)로 얻은 match와 보통 같다고 보장할 수 없다.

S-parameter는 시작점, 안정성·matching network 설계의 선형 정보다. Load-pull은 실제 drive와 bias에서 큰 신호 성능을 측정하는 다음 단계다.

Source-pull과 load-pull은 독립 knob가 아니다

input match가 바뀌면 transistor에 accepted되는 drive와 phase가 변하고, 그 결과 output optimum load도 달라질 수 있다. output load가 바뀌면 reverse transmission과 nonlinear feedback을 통해 input 거동도 달라질 수 있다. 실무에서는 한쪽을 nominal optimum에 둔 뒤 다른 쪽을 sweep하고, 필요하면 반복해 수렴시킨다.

2

실무 조작·해석 · 무엇을 바꿀까?

안전성과 reference plane을 확보한 뒤 contour를 만들자

Signal Spine

Waveform source → input tuner/driver → DUT/fixture → output tuner → coupler/receiver/load

동시에 DC supply가 bias voltage/current를 제공하고 thermal system이 junction state에 영향을 준다. analyzer의 spectrum/IQ만 보지 말고 incident/reflected waves와 DC를 같은 timestamp·state로 묶는다.

0. 측정 전에 멈춰야 할 위험

  • DUT absolute maximum voltage, current, dissipation, junction temperature
  • tuner가 만드는 높은 VSWR에서의 peak voltage/current
  • unstable termination에서 oscillation 가능성
  • output tuner loss와 reflected power가 driver/PA로 돌아가는 경로
  • bias sequencing, gate current, thermal runaway
  • analyzer/sensor/coupler power limit

Load-pull은 고반사 상태를 의도적으로 만든다. current limit, fast shutdown, isolator/attenuator, thermal monitoring과 safe region을 먼저 정한다.

1. Small-signal S-parameter와 stability를 넓게 본다

목표 frequency 한 점만 보지 않고 operating band와 잠재 out-of-band oscillation 영역을 측정한다. bias는 실제 조건에 맞추되 small-signal power로 유지한다.

  • S11/S22: input/output match의 시작점
  • S21: forward small-signal gain
  • S12: reverse isolation/feedback
  • K, |Δ|, μ, μ′: linear two-port unconditional stability의 충분조건 점검
  • source/load stability circles: Smith Chart 안 위험 영역의 후보

K>1 하나만 확인하고 모든 주파수·bias·large-signal termination에서 안전하다고 결론 내리지 않는다.

2. tuner와 fixture를 DUT plane으로 calibration한다

Tuner가 내부에서 설정한 impedance가 아니라 DUT pin/connector plane에 실제 제시된 Γ가 필요하다.

  1. cable, coupler, fixture, tuner의 S-parameter와 loss를 측정한다.
  2. tuner state별 reflection coefficient를 characterization한다.
  3. reference plane을 DUT input/output으로 de-embed한다.
  4. power sensors/receivers와 DC measurement를 calibration한다.
  5. verification impedance를 재현해 magnitude·phase repeatability를 확인한다.

큰 |Γ|에서는 tuner loss와 phase uncertainty가 contour 좌표와 delivered power 모두를 크게 흔든다.

3. 50 Ω baseline을 만든다

  • Bias: Vd/Vg 또는 Vcc/Iq
  • Temperature와 soak time
  • Frequency, waveform, bandwidth, sample rate
  • Input available/forward/accepted power
  • Output forward/reflected/load-delivered power
  • Small-signal 또는 transducer/operating gain 중 선택
  • DC power, PAE, drain efficiency
  • EVM, ACLR, occupied bandwidth

CW baseline과 NR/LTE modulated baseline을 구분한다. waveform의 PAPR, clipping, DPD state, random seed와 averaging time을 기록한다.

4. Load-pull sweep

  1. ΓS와 input drive definition을 고정한다.
  2. 안전한 작은 |ΓL| grid부터 시작한다.
  3. tuner state가 settle한 뒤 actual ΓL을 읽는다.
  4. DUT-plane incident/reflected waves로 accepted/delivered power를 계산한다.
  5. Pout, gain, DC, PAE, harmonics, EVM/ACLR을 같은 state에 저장한다.
  6. compression/temperature가 안정화되도록 dwell과 sweep order를 관리한다.
  7. 일부 state를 재측정해 drift와 hysteresis를 확인한다.

Contour interpolation은 측정하지 않은 점의 추정이다. contour peak가 grid edge에 있으면 더 넓은 coverage가 필요하고, sparse grid의 날카로운 peak를 실제 optimum으로 믿지 않는다.

5. Source-pull sweep

candidate ΓL을 고정하고 ΓS를 움직인다. generator 설정 power가 같아도 input mismatch 때문에 DUT accepted input이 변한다. 두 가지 비교 방법을 명시한다.

  • Constant available source power: 실제 source/tuner system이 주는 조건을 비교
  • Constant DUT accepted input power: input mismatch 영향을 보정해 device excitation을 비교

source-pull에서는 driver linearity와 reverse power, tuner loss를 함께 본다. noise figure optimum source impedance는 maximum gain 또는 large-signal linearity optimum과 다를 수 있다.

6. Harmonic load/source pull

fundamental ΓL(f0)가 같아도 2f0, 3f0 impedance가 달라지면 drain voltage/current waveform과 PAE가 달라진다. harmonic tuner 또는 active injection으로 harmonic termination을 제어할 수 있다. “load impedance 10+j20 Ω”라고 쓸 때 어느 harmonic의 값인지 붙인다.

contour를 선택하는 실제 의사결정

예를 들어 다음처럼 specification mask를 겹친다.

  • Pout ≥ 39.5 dBm
  • PAE ≥ 45%
  • Gain compression ≤ 2 dB
  • EVM ≤ project limit
  • ACLR ≤ project limit
  • Stability/ruggedness safe region 안
  • matching network가 bandwidth와 tolerance 안에서 구현 가능한 영역

모든 조건의 교집합에서 제조·온도 변화에 둔감한 완만한 지점을 선택한다. 가장 높은 단일 peak보다 contour가 넓고 경사가 작은 지점이 production에 더 나을 수 있다.

Keysight-style Tx/PA 분석 흐름

Waveform 생성

Signal Studio에서 Release 17 LTE/NR waveform, RB allocation, modulation, PAPR reduction/DPD 상태를 고정한다. vector generator의 output correction과 driver chain linearity를 확인한다.

PA와 tuner

PNA-X 또는 load-pull system이 tuner state, a/b wave, power meter calibration을 DUT plane으로 연결한다. bias와 temperature를 동기 기록한다.

Spectrum/IQ 분석

X-Series 또는 89600 VSA에서 channel power, ACLR, spectrum, EVM, constellation, EVM vs subcarrier/symbol을 본다. 같은 Γ state에서 PA output power만 보고 waveform quality를 놓치지 않는다.

결과 해석

Load를 바꾼 뒤 spectrum regrowth와 constellation radial compression이 함께 증가하면 AM-AM과 memory effect를 의심한다. constellation angle error가 amplitude에 따라 늘면 AM-PM을 본다. 특정 band edge EVM만 나빠지면 matching network/tuner의 frequency response와 memory effect를 확인한다.

3

수식·규격 · 어떻게 검증할까?

PA metric과 stability 식의 적용 조건을 고정하자

수식 열기power gain과 compression
Gp,dB = Pout,dBm−Pin,dBm,   C = (Pin,dBm+Gss,dB)−Pout,dBm

Gss는 같은 bias/frequency의 small-signal gain extrapolation이다. C=1 dB가 되는 output 또는 input을 각각 OP1dB/IP1dB라고 부른다. Pin이 source available인지 DUT accepted인지 label한다.

수식 열기PAE와 drain efficiency
PAE = (Pout−Pin)/PDC,   ηD = Pout/PDC

모두 linear watt로 계산한다. Pout은 지정 load plane에 delivered된 fundamental 또는 total RF power인지 명시한다. PAE는 input RF power를 빼므로 gain이 낮을 때 drain efficiency와 차이가 커진다.

수식 열기load/source reflection과 impedance
ΓL = (ZL−Z0)/(ZL+Z0),   ΓS = (ZS−Z0)/(ZS+Z0)

Z0=50 Ω real reference를 가정한다. tuner display와 DUT plane 사이의 fixture를 de-embed하지 않으면 같은 Γ label이 실제 transistor plane에서는 다른 impedance가 된다.

수식 열기Rollett stability factor
Δ=S11S22−S12S21,   K=(1−|S11|²−|S22|²+|Δ|²)/(2|S12S21|)

linear two-port가 특정 frequency에서 모든 passive source/load termination에 대해 unconditionally stable한 충분조건으로 흔히 K>1과 |Δ|<1을 함께 사용한다. 측정 noise로 S12가 매우 작을 때 K가 과도하게 민감할 수 있다.

수식 열기μ stability measure
μ=(1−|S11|²)/(|S22−ΔS11*|+|S12S21|)

input-side μ>1과 대응 output-side μ′>1을 함께 확인한다. 이것도 측정한 bias, frequency, small-signal 상태의 결과이며 nonlinear oscillation과 모든 out-of-band condition을 자동 보장하지 않는다.

수식 열기transducer gain의 mismatch 의존성
GT = |S21|²(1−|ΓS|²)(1−|ΓL|²) / |(1−S11ΓS)(1−S22ΓL)−S12S21ΓSΓL|²

linear small-signal two-port 식이다. load/source match가 실제 delivered gain에 어떻게 들어오는지 보여 주지만 compressed PA의 large-signal contour를 대체하지 않는다.

Stability circle을 읽는 법

Stability circle은 |Γin|=1 또는 |Γout|=1 경계다. 원 안/밖 중 어느 쪽이 stable인지는 ΓS=0 또는 ΓL=0 같은 known test point에서 stability를 평가해 결정한다. Smith Chart에 원만 그리고 무조건 내부가 불안정하다고 외우지 않는다.

Load-pull path가 stability circle에 접근하면 oscillation spectrum, DC current jump, gain discontinuity, hysteresis를 감시한다. 측정 system의 own oscillation과 DUT oscillation을 termination/control test로 구분한다.

수치 예: 같은 40 dBm도 power 정의가 다르다

  • DUT accepted input: 30 dBm = 1 W
  • Load delivered output: 40 dBm = 10 W
  • DC: 28 V × 0.70 A = 19.6 W
  • Operating gain: 10 W / 1 W = 10, 즉 10 dB
  • PAE: (10−1)/19.6 = 45.9%
  • Drain efficiency: 10/19.6 = 51.0%

만약 output plane의 forward wave가 10.5 W이고 load reflection이 0.5 W라면 load delivered/accepted net power는 10.0 W다. 어떤 값을 Pout으로 사용했는지 contour metadata에 적어야 PAE가 재현된다.

AM-AM, AM-PM과 EVM/ACLR의 연결

complex baseband 모델을 y = A(|x|) exp(j[angle(x)+Φ(|x|)])로 쓰자.

  • A(|x|)가 직선에서 눌리면 radial error와 in-band EVM이 생긴다.
  • Φ(|x|)가 amplitude에 따라 변하면 tangential error가 생긴다.
  • nonlinear polynomial과 memory가 modulation 성분을 섞어 channel 밖 spectral regrowth, 즉 ACLR 악화를 만든다.
  • load impedance는 device voltage/current waveform을 바꾸므로 A와 Φ 곡선도 바꾼다.

이 단원의 convention과 한계

  • ΓS, ΓL은 DUT connector/pin reference plane에서의 값
  • Pin은 available, forward, accepted 중 하나를 label
  • Pout은 outgoing wave, load-delivered net, fundamental 또는 total 중 하나를 label
  • contour마다 frequency, bias, drive, waveform, temperature, harmonic termination을 기록
  • small-signal S-parameter stability와 large-signal behavior를 분리
  • Release 17 EVM/ACLR compliance는 해당 transmitter class, channel setup, measurement bandwidth 절차를 TS 38.104에서 적용
  • 교육 contour는 실제 device safe operating area나 compliance 판정을 대신하지 않음

완료 전 자기 설명

  1. small-signal S22의 conjugate match가 왜 maximum Pout load를 보장하지 않는가?
  2. source available power를 고정한 source-pull과 DUT accepted power를 고정한 source-pull은 무엇이 다른가?
  3. 최대 PAE point에서 EVM과 ACLR이 나빠질 수 있는 물리적 이유는 무엇인가?
  4. K가 1보다 커도 어떤 조건을 추가 확인해야 하는가?
  5. contour peak보다 완만한 교집합 영역이 production matching에 유리할 수 있는 이유는 무엇인가?

단원을 닫기 전에

같은 조건으로 설명하고 재현할 수 있나요?

완료 기준

  • small-signal S-parameter와 driven large-signal PA 거동의 적용 범위를 구분할 수 있다.
  • source-pull과 load-pull이 각각 어느 plane의 Γ를 바꾸며 어떤 지표를 최적화하는지 설명할 수 있다.
  • Pout, gain, PAE, AM-AM, AM-PM, EVM, ACLR contour가 서로 다른 optimum을 갖는 이유를 말할 수 있다.
  • K/μ stability와 stability circle을 절대 보장이 아닌 조건부 사전 점검으로 사용할 수 있다.

대표 bench

Source
Keysight Signal Studio/vector signal generator와 calibrated driver chain
DUT
connectorized biased RF power amplifier와 fixture
Analyzer
Keysight PNA-X/load-pull test set, X-Series/89600 VSA와 DC power analyzer

근거와 더 읽을 자료

3GPP TS 38.104 Release 17

  1. Application noteInvestigating Load Pull and DC Simulations of a Cree FETKeysight Technologies
  2. 장비 문서Theory of Load and Source Pull MeasurementMaury Microwave
  3. 표준ETSI TS 138 104 V17.10.0 — 5G NR; Base Station radio transmission and receptionETSI / 3GPP